[보고서] [디지털 시스템설계] 용어조사
페이지 정보
작성일 24-07-08 03:07
본문
Download : [레포트] [디지털 시스템설계] 용어조사.hwp
[보고서] [디지털 시스템설계] 용어조사
Verilog-HDL
●베릴로그(Verilog)
- HDL definition
전자工學에서 하드웨어 기술 언어(- 記述 言語, hardware de스크립트ion language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다아 HDL의 문법과 의미(semantics)는 소프트웨어 프로그래밍 언어와 달리 하드웨어의 주요한 특징인 시간과 동시성(concurrency)를 표현할 수 있는 notation들이 명시적으로 존재한다
C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. 다만 C 언어와 달리, 블록의 스타트과 끝을 중괄호 기호로 대신 Begin과 End를 사용하여 구분하고, HDL의 특징인 시…(투비컨티뉴드 )
Download : [레포트] [디지털 시스템설계] 용어조사.hwp( 83 )
[보고서] [디지털 시스템설계] 용어조사
순서
설명
[레포트],[디지털,시스템설계],용어조사,공학기술,레포트
레포트/공학기술
[레포트] [디지털 시스템설계] 용어조사 , [레포트] [디지털 시스템설계] 용어조사공학기술레포트 , [레포트] [디지털 시스템설계] 용어조사
![[레포트]%20[디지털%20시스템설계]%20용어조사_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%5D%20%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%84%A4%EA%B3%84%5D%20%EC%9A%A9%EC%96%B4%EC%A1%B0%EC%82%AC_hwp_01.gif)
![[레포트]%20[디지털%20시스템설계]%20용어조사_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%5D%20%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%84%A4%EA%B3%84%5D%20%EC%9A%A9%EC%96%B4%EC%A1%B0%EC%82%AC_hwp_02.gif)
![[레포트]%20[디지털%20시스템설계]%20용어조사_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%5D%20%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%84%A4%EA%B3%84%5D%20%EC%9A%A9%EC%96%B4%EC%A1%B0%EC%82%AC_hwp_03.gif)
![[레포트]%20[디지털%20시스템설계]%20용어조사_hwp_04.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%5D%20%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%84%A4%EA%B3%84%5D%20%EC%9A%A9%EC%96%B4%EC%A1%B0%EC%82%AC_hwp_04.gif)
![[레포트]%20[디지털%20시스템설계]%20용어조사_hwp_05.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%5D%20%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%84%A4%EA%B3%84%5D%20%EC%9A%A9%EC%96%B4%EC%A1%B0%EC%82%AC_hwp_05.gif)
![[레포트]%20[디지털%20시스템설계]%20용어조사_hwp_06.gif](http://www.allreport.co.kr/View/%5B%EB%A0%88%ED%8F%AC%ED%8A%B8%5D%20%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%EC%84%A4%EA%B3%84%5D%20%EC%9A%A9%EC%96%B4%EC%A1%B0%EC%82%AC_hwp_06.gif)
다. `if`나 `while` 같은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 흔히 HDL이라고 줄여쓰기도 한다.
